74hc273 Circuito Integrado Ocho Flip-flop tipo D que utilizan circuitos TTL para implementar la lógica de tipo D del flip-flop con una entrada de borrado directo. Información en la reunión D-entradas de los requisitos de tiempo de configuración se transfiere a las salidas Q en el borde con pendiente positiva del pulso de reloj. Reloj de activación se produce a un nivel de tensión particular y no está directamente relacionada con el tiempo de transición del pulso con pendiente positiva. Cuando la entrada de reloj es ya sea a nivel alto o bajo, la señal de entrada D no tiene efecto en la salida.
